Thuật toán mã hóa và giải mã song song với kiến trúc phần cứng tối ưu cho mã Polar để giảm độ phức tạp và thời gian xử lý

Tóm tắt

Bài báo này trình bày việc phát triển một thuật toán tương đương đơn giản hóa để mã hóa và giải mã song song hoàn toàn mã Polar, giúp giảm độ phức tạp tính toán và độ trễ xử lý so với các phương pháp mã hóa và giải mã hóa song song hiện tại. Thuật toán được triển khai trong môi trường System Generator/Vitis Model Composer với khả năng tham số hóa, đảm bảo tính linh hoạt và dễ dàng điều chỉnh thiết kế FPGA để đáp ứng các tiêu chuẩn tương lai. Độ chính xác của thiết kế được kiểm chứng bằng mô phỏng MATLAB với mã chuẩn 3GPP. Ngoài ra, tổng hợp RTL thông qua Vivado đã cải thiện đáng kể cả độ trễ và thông lượng.