Nghiên cứu phương pháp giảm nhỏ tổn hao chèn cho bộ lọc siêu cao tần có độ chọn lọc cao trên mạch dải

Tóm tắt

Dựa trên lý thuyết về bộ lọc cộng hưởng ghép, ma trận ghép và khung cộng hưởng hở mạch hình vuông, bài báo tiến hành nghiên cứu một phương pháp thiết kế bộ lọc thông dải siêu cao tần có độ chọn lọc cao trên công nghệ mạch dải nhằm mục đích giảm nhỏ tổn hao chèn. Kết quả mô phỏng trên phần mềm ADS và đo đạc thực nghiệm trên máy phân tích mạng véc tơ của mẫu bộ lọc thiết kế cho thấy phương pháp đã giảm nhỏ tổn hao chèn so với các loại bộ lọc có cấu trúc thông dụng khác trên mạch dải. Phương pháp này hoàn toàn có thể được áp dụng để chế tạo bộ lọc có độ chọn lọc cao, tổn hao chèn nhỏ trên mạch dải ứng dụng cho các thiết bị vô tuyến điện tử.